

デバイスの開発

北山英幸^{*1)} 前田淳志^{*2)} 土肥正男^{*3)}
島邦夫^{*4)} 神原由美^{*5)}

1. はじめに

FAシステムの高度化に伴い、光電スイッチに代表される計測・認識装置に対する要求は、検出距離の長距離化・小型化・高速化・不可視情報の画像化などがあり、その改良が強く求められている。これらの機器・装置は、使用している光デバイスやセンサデバイスにより、その機能や性能は自ずと制限される。それゆえ、デバイスに対しての様々な要求が存在し、これらの要求に応えるべく、その開発が必要となっている。このような背景から、当社のデバイス開発は光センサ用の光源として重要なLED素子および不可視情報の画像化と小型化が可能なシリコンマイクロセンサデバイスを目的に、これらの素子やデバイス開発の共通した要素技術である半導体技術の導入と開発を中心に進めている。本稿では、デバイス開発に不可欠な半導体プロセス技術についての紹介を行う。

2. LED素子の開発

LEDを開発する際、その材料や構造は、主に次のような項目によって決められる。

- ・ピーク発光波長
- ・発光出力
- ・応答速度
- ・発光パターン

今回紹介するSiドープGaAs赤外LEDは、Si受光素子に適合する発光波長(typ.940~950nm)が得られ、発光効率も高く、工程が比較的簡素であり、これを基本構造としたLED素子は、リモコンやセンサなど種々の用途に広く使用されている。このLEDの発光は、P領域での伝導帯と縮退した不純物バンド間の再結合発光が支配的であり、そのピーク波長はGaAsの吸収端より長く、不純物(Si)濃度によって約930nmから980nm程度まで変化する。また、応答速度は上述の発光機構のため1μsec.程度と遅くなる。

2.1 素子構造

素子構造は図1の通りである。P層より吸収の少ないn層側から光を取り出す構造となっている。先に述べたように、発光領域は主にP領域であり、その厚みは注入少数キャリアの拡散長と順方向電圧降下などを加味して60~80μmとした。光を取り出すn層側の厚みは、薄いほど吸収される光は減少するが、pn接合部での結晶性を確保するためn成長層厚みを30~40μm、n型基板厚みはハンドリングを考慮し180μm程度とした。

2.2 各製作工程

製作工程の流れを図2に示す。

2.2.1 結晶成長

1) 結晶成長の概要

一般に、GaAsやGaAlAsを材料とするLEDは、GaAs単結晶基板上に液相エピタキシャル(Liquid Phase Epitaxial:LPE)成長法で単結晶成長を行うことにより作られる。LPE成長は、高温で溶媒中に溶解・飽和させた溶質を、冷却することにより基板上に析出・成長させるものである。GaAsの場合は、Ga融液に溶解させたGaAsを析出・成長させることになる。ここで大切なことは、成長させる結晶と基板が格子整合性を持っていることであり、結晶は基板の結晶構造に従って順序よく成長していくのである。LEDのpn接合は、P層・n層を順次成長させて形成するのだが、SiドープGaAsの場合、P・n各層を一種類の溶液から成長させることができるのである。




図1. SiドープGaAs赤外LED素子構造

*1) 研究開発部

*2) 研究開発部

*3) 研究開発部

*4) 生産技術・管理センター

*5) 生産技術・管理センター




図2. 製作工程の流れ




図5. 結晶成長温度プロファイル

表1. 基板の特性および材料の構成

GaAs基板の特性		Ga融液の構成	
タイプ	Siドープn型	Ga	融液の厚みが4mm程度となる量
結晶面	(100)	poly GaAs	900°Cでの飽和量×93%
キャリア密度	$7.1 \sim 9.0 \times 10^{17} / \text{cm}^3$	Si	Gaに対して0.3wt%




図3. 結晶成長作業手順




図4. 結晶成長装置の概略

これは、不純物である Si が高温で Ga 格子点（ドナーとなる）に、低温で As 格子点（アクセプターとなる）に入り易く、高温から冷却成長した際、ある温度を境に成長層が n 型から p 型へと反転するためである。

半導体は、僅かな不純物や欠陥に対して、良くも悪くも敏感に反応する。従って、望ましくない不純物の存在やストレスは極力避ける必要がある。洗浄に使用される水は各種の処理を施され、比抵抗が $15\text{M}\Omega\text{cm}$ 以上でダストも殆んど除去されている。また、Ga や Si などの材料は、少なくとも純度 99.9999% 以上のものが使用される。しかも、結晶成長プロセス中に、これらの材料や基板は反応管中で高純度 (99.99999 vol % 以上) の水素に高温でさらされることにより、更に純度が高くなる。石英反応管や黒鉛のポートは高純度のものが使用されるが、これらも前処理として 1000°C 程度で水素処理を行い、さらに高純度化される。

2) 成長条件及び成長層の評価

結晶成長作業の手順、成長装置の概略、設定条件の一例を図 3～5 および表 1 に示す。

結晶成長は高純度水素雰囲気中で行われ、まず 920°C で材料を十分に溶解する。この時、材料は高温水素雰囲気によって高純度化される。次に成長開始温度の 900°C まで降温し、ポートをスライドさせて Ga 融液と GaAs 基板を接触させる。Ga 融液中に溶かし込んだ GaAs の量は、 900°C における飽和量より小さく設定してあるため、基板はメルトバックされることになる。メルトバックは、基板表面に残留している欠陥や応力を除去するために行うものである。この温度でしばらく保持した後、降温して結晶




図6. 成長後の各層厚み




図7. キャリア密度プロファイル

成長を開始する。830°Cで基板と融液をカットし、成長を終了する。

成長層及び基板の厚みは、ウエハ断面にステインエッティングを施し、金属顕微鏡で観察・測定した結果(図6)、基板が265μm、n成長層が40μm、p成長層が65μmであった。従って、約875°Cでn型からp型へ反転していることになる。また、基板の元の厚みは約305μmであるから、900°Cでのメルトバックは40μmであったことが判る。

図7にCV法で測定した、P層表面からpn接合部付近までのキャリア密度プロファイルを示す。P層表面では、As格子点に入るSiがGa格子点に入るそれより遙かに多いため、 $5 \times 10^{18}/\text{cm}^3$ と高いアクセプター密度となっており、良好なオーミック電極が形成し易いことが判る。ただし、このP型高密度層は光の吸収が大きいため、n層側から光を取り出している。また、pn接合部付近では、アクセプターとドナーが互いに補償しており、低いキャリア密度を示している。

図8は、Siドープ量とピーク発光波長の関係を表している。目的とする950nmの波長を得るには、0.3wt%のSiをドープすれば良いことが判る。

2.2.2 アノードメタライズ

図9に作業手順の概略及び蒸着金属の構成を示す。LEDのアノード側、即ちP層側のメタライズは、一層目にAuZn共晶合金、その上にAuを蒸着することにより行った。AuZn




図8. Siドープ量-ピーク発光波長




図9. アノードメタライズ作業手順および蒸着金属の構成




図10. 基板エッティング作業手順

の層は、良好なオーミックコンタクトを得るために密着力を高めるためのものであるが、詳しくは後のアロイ工程で述べる。

2.2.3 基板エッティング

基板を設定した厚み (180μm) にするため、エッティングを行う工程である。手順は図10の通りである。Siウエハ上にマウントするのは、アノードメタルの剥離を防止するためである。

2.2.4 カソードメタライズ

蒸着金属の構成は、図11の通りである。アノードと同様の目的で、一層目にはAuGeNi共晶合金を蒸着した。二層目のAuの厚みは、組み立て時のワイヤボンダビリティを考慮して、アノードより厚くなっている。

2.2.5 カソードメタルパターニング

光取り出し側であるカソードメタルをドット状に加工する工程である。ドットのピッチはチップサイズによって決まる。ドットの径が小さいほど光の取り出し量が多くなるのは当然であるが、ワイヤーボンディングエリアを確保するため、 $\phi 150\mu\text{m}$ とした。なお、ドットの径が極端に小さいとpn接合部での電流密度に偏りが生じることになる。作業の手順は図12の通りである。

2.2.6 アロイ

半導体表面に電極を形成する際、一般に金属(Al, Auなど)を蒸着しただけではショットキー接触となり、接触抵抗が高く、密着力も弱い。従って、良好なオーミック電極を形成するためには、電極金属を蒸着した後の処理が必要となる。ここでは、アロイ工程により、これを行っている。ここで言うアロイとは、合金の共晶点以上の温度で行う熱処理のことを指す。n層表面は、AuGeNi共晶合金でメタライズされているが、これにアロイを行うとGaAsとAuGeNiの界面でAuGa, AuGeなどの種々の合金が形成される。これにより、接触抵抗が小さくなり、密着力も強くなる。Niの役割は、合金化を一様にすること及び合金のポールアップを防ぐことである。また、合金層の下ではGeの拡散によりn型高不純物濃度層が形成され、合金層とのオーミック接触が得られる。次にp層側であるが、この場合は半導体一金属間のエネルギー障壁が低いため、オーミック接触を得やすい。表面はAuZnによってメタライズされているが、アロイを行うと、AuとGaAsが合金化する。また、Znの拡散により、p型高不純物濃度層が形成される。こうして、n層と同様に密着力が強く、良好なオーミック接触の電極が得られる。図13はアロイ工程の作業手順である。

2.2.7 ダイシング

設定した素子サイズでダイス状に切断する工程である。ダイサーは一般に、厚みが数十 μm のリング状ダイヤモンドブレードを高速回転して、切断を行う仕組みとなっている。ダイシングを行うと、素子の切断面に応力や欠陥が生じてしまう。そこで、pn接合部が露出するまでのハーフダイシングを行ってから、切断面を数 μm エッチングし、その後、フルダイシングして素子を切断した。こうすることで、素子の心臓部であるpn接合部付近の応力や欠陥が除去され、素子寿命の低下を防止することが




図11. カソード蒸着金属の構成




図12. カソードメタルパターニング作業手順




図13. アロイ作業手順

できる。図14にダイシングの手順を示す。この工程で、LED 素子の完成となる。

2.2.8 その他の工程

水分や Na イオンなどによる LED 素子の寿命低下を防止するため、 SiN_x 、 SiO_xN_Y といった保護膜を素子表面に形成する場合がある。特に、GaAs と AlAs の混晶である GaAlAs を材料とする場合は、AlAs が酸化され易いなど耐環境性に劣るため、保護膜の形成が必要となる。これらの保護膜は一般にプラズマ CVD により形成される。プラズマ CVD は、反応ガスを化学的に活性化することにより、低温で化学反応を進行させて薄膜成長を行うものである。プラズマ CVD の大きな特徴は、熱的 CVD に比べて低温で成長を行えることである。このため、低融点金属を用いた電極や素子のドーピングプロファイルに悪影響を与えていく。GaAlAs 赤色 LED を製作する場合、保護膜として SiN_x 膜を使用している。

2.3 組み立て評価

完成した Si ドープ GaAs LED 素子を、TO-18 フラットシステム上に n 側を上面として導電性接着剤でポンディングし、n 側電極を Au ワイヤーでポンディングした後、透明エポキシ樹脂で封止して組み立てた。(図15 参照)
この状態で、発光出力・発光波長・順方向電圧特性を測定した。結果は、表 2 の通りである。

2.4 応用展開

今回、紹介した Si ドープ GaAs 赤外 LED 素子の構造は基本的なものであり、製作工程も少ない。この構造を基本として、更に発光効率を高くするには、n 型不純物を変更して、光吸収や注入効率を改善する、あるいは p 層側に窓層として GaAlAs を成長して光取り出し効率を改善する方法などがある。また、高速応答を求められる場合は、発光層を薄く閉じ込めたダブルヘテロ構造が必要となってくる。このように赤外 LED にとっても、目的・用途によって様々な構造が存在し、製作工程も種々違ってくる。従って、新たに LED を開発するには、用途に合わせた素子構造や工程の設計が必要であり、現在これらの検討を行っている。

3. マイクロセンサデバイスの開発

半導体 IC とセンサ材料をシリコン基板に集積した構造のマイクロセンサデバイスは、従来のセンサに比べて応答速度・小型化・多機能化に特長がある。さらに、シリコンを微細かつ立体的に加工できるマイクロマシニング技術を利用することにより、振動・圧力といった機械量もセンシング可能となる。ここでは、焦電センサ材料や




図14. ダイシング作業手順




図15. TO-18組立て図

表2. LED組立後の電気的特性

項目	条件	Typical
順電圧	$I_F = 50\text{mA}$	1.25 (V)
発光出力	$I_F = 50\text{mA}$	6.5 (mW)
ピーク発光波長	$I_F = 50\text{mA}$	950 (nm)
スペクトル半値幅	$I_F = 50\text{mA}$	50 (nm)

シリコンカンチレバーをマトリクス状に配置し、熱や振動を画像的にセンシングできるセンサデバイスの製作に不可欠な半導体プロセス技術の中の微細加工に必要なフォトリソグラフィ技術、MOSFET 製作に必要な不純物ドーピング技術および薄膜形成技術について紹介する。

3.1 フォトリソグラフィ

シリコン基板上に素子や配線パターンを形成するためのフォトリソグラフィは図16に示す工程でおこなわれ、簡単な增幅回路を内蔵したセンサデバイスにおいても数回から数十回繰り返す必要がある。素子や立体構造を持つセンサ部の微細化にともない、フォトマスクとレジストパターンの線幅の差が大きな問題となる。また、エッ




図16. フォトリソグラフィ工程

チング後のパターンはレジストパターンに大きく影響を受ける。そのため、フォトリソグラフィ工程の条件の最適化が重要となる。

3.1.1 レジストスピントコート

スピントコートによって得られるレジスト膜は十分な接着力をもち、かつピンホールのない膜厚が必要である。しかし、膜厚が厚くなれば光学的にマスクとレジスト膜の密着不良と同じことになり、露光時の回折やコリメーション不良による解像度低下の原因となる。シリコン基板上に熱酸化により SiO_2 膜を約 $0.8\mu\text{m}$ 形成した基板に、市販のポジ型フォトレジストをスピントコートして得られたレジスト膜の膜厚とピンホールの関係をエッチピット法により求めた結果を図17に示す。ピンホール数は、レジスト膜厚に対して指数関数的に減少することがわかる。また、歩留りを維持するためピンホール密度は $0.1\text{個}/\text{mm}^2$ 以下に押さえる必要があることからこのレジスト材料の場合、 $0.9\mu\text{m}$ が最適な膜厚と考えられる。一般に、分子量の高いレジスト材料はピンホール密度が低いことが知られており、材料の種類によって最適な膜厚を決定していく必要がある。次にスピントコータによりレジストを基板上に塗布する場合、レジスト膜厚 D は次の式で表される。

$$D = K_0 \mu^{0.36} \omega^{-0.50}$$

ここで、 K_0 ：レジスト液の溶剤の相対蒸発速度・蒸発潜熱・熱容量に関する相関定数

μ ：レジスト液の粘度 (cp)

ω ：スピントティングの角速度 (rpm)

スピントコートの回転数とレジスト膜厚の関係を図18に




図17. レジスト膜厚とピンホールの関係




図18. スピントコート回転数とレジスト膜厚の関係

示す。スピントコータの回転時間はレジスト膜の均一性に影響を及ぼすが、30cp のレジスト液の場合 2000rpm 以上の回転数では、回転時間 20 秒以上とすることで、均一で再現性の良いレジスト膜が得られている。

3.1.2 プリベーク、露光、現像

プリベークはレジスト膜の溶媒を蒸発させるために行うが、プリベーク不足で溶媒が残留すればレジストの光感度と接着力が低下する。また、プリベークの温度が高すぎると架橋が形成され現像後にレジスト膜が残る。このため、プリベーク条件を $90^\circ\text{C} \cdot 30\text{分}$ 保持し、露光時間を 1 秒から 10 秒まで変化させ現像 (25°C , 1 分) 後、ポストベーク (120°C , 30 分) を行ない SiO_2 エッチング (BHF, 10 分) して、レジストパターン線幅とエッチングパターン線幅を比較検討することにより、露光時間の最適化を図っている。図19に露光時間とパターン線幅の関係を示す。この例では、露光時間が 4 秒以下では露光部にレジストが残留し露光不足になった。また、露光時間が増すに従い、レジストパターン線幅が減少し、露光時間 7 秒でフォトマスクとエッチングパターン線幅が同じとなり、適正な露光時間となっている。さらに、レジストパターンに対してエッチングパターン線幅が全て




図19. 露光時間とパターン線幅の関係

の場合に減少しているが、これは SiO_2 のエッチング液である BHF が等方性エッチングであることから、 SiO_2 膜厚 ($0.8\mu\text{m}$) 程度のアンダーカットによるもので避けられない。以上の検討を行うことにより、目的に応じたレジスト材料を用いてエッチングパターン形成のためのフォトリソグラフィ工程の最適化が可能である。

3.2 不純物ドーピング

IC 技術の基本は、半導体結晶の限られた領域の中の不純物のタイプと濃度を制御することである。一般的な方法として、熱拡散法とイオン注入法がある。特にイオン注入法は制御性の良さと浅い接合形成が可能であることから MOS ランジスタのゲートのしきい電圧制御に不可欠であり、MOS ランジスタの製作プロセスにおいてドレンソース領域の pn 接合の形成およびゲートしきい値電圧制御で用いている。

シリコン基板に打ち込まれたイオンの分布は近似的に次式に示すガウス分布で表される。

$$\phi(Z) = \frac{N_1}{\sqrt{2\pi} \langle \Delta R_p \rangle} \exp \left\{ -\frac{(Z - \langle R_p \rangle)^2}{2 \langle \Delta R_p \rangle^2} \right\}$$

ここで、 $\phi(Z)$ ：イオン濃度

N_1 ：単位面積当たりの注入量

Z ：基板深さ

$\langle R_p \rangle$ ：イオンの投影飛程

$\langle \Delta R_p \rangle$ ：標準偏差

イオン注入法では、注入に伴う結晶欠陥の回復と注入イオンの電気的活性化のために熱処理を行う必要がありアニーリングを行う。アニーリング後の注入イオンの再分布 N は次式の拡散方程式を解くことにより求められる。

$$\frac{\partial N}{\partial t} = D \frac{\partial^2 N}{\partial Z^2}, \quad N(Z, 0) = \phi(Z), \quad \frac{\partial N}{\partial Z} \Big|_{Z=0} = 0$$

ここで D は拡散係数である。これを実際に解いた結果を図20に示す。これは p 形シリコン基板にドレンソース領域形成用としてリンイオンを注入エネルギー 50KeV,




図20. イオン注入およびアニーリングによる不純物分布




図21. MOS ダイオードの CV 特性

注入量 $2 \times 10^{15} \text{ cm}^{-2}$ 注入した後の不純物分布と、その後 $1000^\circ\text{C}/75\text{分}$ のアニーリングを行った後の再分布の様子を示している。基板濃度が $7 \times 10^{15} \text{ cm}^{-3}$ であるので約 $0.6\mu\text{m}$ の深さに pn 接合が形成されていることがわかる。

3.3 薄膜形成

半導体デバイスの製作には、電極に用いる金属膜はじめ誘電体膜、保護膜、層間絶縁体膜等それぞれの用途に応じて様々な材料の薄膜が用いられている。ここでは、特に MOS ランジスタのゲート絶縁膜に用いる SiO_2 膜の形成技術について紹介する。

SiO_2 膜の形成方法は、スパッタリング法や CVD 法などがあるが、ゲート絶縁膜にはリーク電流が極力少なく、絶縁耐圧が大きい良質な膜が要求されるため、一般に熱酸化法（特にドライ酸化）により形成される。これは不純物の極めて少ない透明石英管中で電気炉によって 1000°C 程度に加熱しながら O_2 を供給してシリコン表面を酸化する方法で非常に緻密で界面準位の小さい良質な膜が得られる。また、この絶縁膜の膜質の評価には CV 法と呼ばれる方法により行う。

図21に p 形シリコン基板を 1000°C で 1 時間ドライ酸化して




図22. デプレーション形N-MOSFETの作製プロセス

形成した SiO_2 膜（膜厚 555Å）の CV 特性を示す。CV カーブの中央の立ち上がりがシャープであることから界面準位が小さく、また左右のシフト量が小さいことから固定電荷が少なく良質な膜が得られていることがわかる。以上のような技術を用いて製作したデプレーション形の N-MOSFET の製作プロセスを図22に、電流一電圧特性を図23に示す。シリコン基板は不純物濃度が $7 \times 10^{15} \text{ cm}^{-3}$ （比抵抗 $2 \Omega \cdot \text{cm}$ ）で結晶面方位 (100) の p/p+ 形のシリコンウェハ上に熱酸化により SiO_2 膜を約 $0.8 \mu\text{m}$ 形成したものである。

3.4 異方性エッティング

シリコン基板上に微細かつ立体的な構造を製作するための技術はマイクロマシニング技術と言われ、多くの技術が活発に研究されている。ここで紹介する異方性のウェットエッティングは、簡単な設備で容易にカンチレバーや V 溝およびブリッジ構造などがシリコン基板上に製作できるため、センサデバイスにとって重要な技術の一つである。異方性エッティング液である EDP は、(エチレンジアミン) : (ピロカテコール) : (純水) = (750ml) : (120g) : (240ml) の溶液で、シリコンの結晶面方位 (111) はほとんどエッティングしないが、他の面はエッティングするため基板の結晶面方位を図24のように選ぶことによりカンチレバーを製作することができる。フォトリソグラフィにより SiO_2 膜をカンチレバー形状にエッティングで形成し、110°C の EDP 溶液中で SiO_2 膜をマスクとして Si を異方性エッティングする。EDP 溶液のエッチレートは図25に示すように、液温および搅拌度合に大きく左右されることから、エッティング装置を工夫する必要がある。

フォトリソグラフィ工程と EDP エッティング工程の最適




図23. 電流一電圧特性



図24. SiO_2 カンチレバー製作図

図25. EDP 溶液のエッチレート

化を行い、 $w=10\mu m$, $l=50\mu m$, $t=0.8\mu m$ の微小なカンチレバーを 20×20 のマトリクス状にしたアレイを歩留り良く製作することができた。

このようなカンチレバー構造と圧電センサ材料との結合により、超音波のような振動を二次元で検出できるセンサデバイスへの応用が期待できる。

3.5 センサデバイスへの応用

焦電効果を有するポリフッ化ビニリデン(PVDF)フィルムをシリコン基板上に直接ボンディングした構造の赤外線センサアレイを試作した。フィルムとシリコン基板をハイブリッドに製作することによって、小型化とノイズの低減を行っている。構造図を図26に示す。分極処理されたPVDFフィルム(厚み $30\mu m$)の裏面にAlを蒸着し、フォトリソグラフィにより $300\mu m$ 角のドット電極と $100\mu m$ 角の引出し電極を16個のアレイ状に形成した。つぎにシリコン基板上に16個のアレイ状に作り込んだデプレッショング形のN-MOSのゲート電極とフィルムの引出し電極を導電性ペーストにより接着した。最後にフィルムの表面にAlを蒸着し、黒色塗料を塗布して赤外線吸収電極とした。また、フィルムからシリコン基板への熱の逃げを防止するために、ドット電極直下のシリコン基板を異方性エッチングにより表面から $30\mu m$ 堀り込んだ構造としている。このドット電極にパルス変調した赤外レーザ($843nm$, 強度 $8.9mW/cm^2$)を照射しMOSトランジスタにより増幅することにより、 $35mV_{P-P}$ の焦電出力が得られている。




図26. 赤外線センサアレイの構造図

4. おわりに

LEDとマイクロセンサのデバイス開発に不可欠な半導体技術を中心にその一部を紹介した。今後、デバイス実用化のためには素子化技術に加え、センサ材料およびパッケージング技術を含めた広範な技術の蓄積が必要である。

マイクロセンサデバイスの開発に際して、イオン工学研究会において技術指導頂いた大阪府立産業技術総合研究所の鈴木室長、井上研究員に深く感謝いたします。

また、本開発を進める上で、御協力頂いた関係各位に感謝いたします。

参考文献

- 1) 超LSIプロセスデータハンドブックサイエンスフーラム社 1982
- 2) 庄野克房：半導体技術(上)(下) 東京大学出版会 1976
- 3) 中野朝安他：微細加工 サブミクロン素子への展開 東京電機大学出版局
- 4) 藤正巖他：マイクロマシン開発ノートブック 秀潤社 1991